Bölüm anahatları
-
Asenkron devre tasarımı sıralı devreye uygulanan saat sinyalinin her flip-flop entegresine uygulanmadığı, tasarlanan devrenin daha sade ve enerji tüketiminin daha az olduğu devrelerdir. Fakat daha sonraki konularda göreceğimiz yayılım gecikmesinden ötürü bu devreler özellikle durum sayısı arttıkça çalışma hızlar düşmektedir. Bu dersimizde asenkron devre tasarımı konusunu işleyeceğiz.
-
Bu videoda video yorumlarından bana gelen bir asenkron sayıcı tasarımını sizlere anlatmaya çalıştım. Soruda 5 Mod asenktron yukarı sayıcı devresinin JK Flip-Flop'lar ile tasarlanması isteniyordu. Umarım faydalı olmuştur. Ayrıca 0-2-4-6 şeklinde ikişer ikişer sayan asenkron devre tasarımına da değindik.
-
Senkron devre tasarımına yönelik kanalımda daha önce bir örnek çözümü ve konu anlatımı paylaşmıştım. Gelen sorular üzerine bugün de asenkron ardışıl devre tasarımına bir örnek çözeceğim.
-
